

# Institutionen för systemteknik

Department of Electrical Engineering

Examensarbete  
Klass-D Förstärkare

Examensarbete utfört i elektroniksystem  
av

Jonas Johansson  
Arten Lazarian

LiTH-ISY-EX-ET--07/0321--SE  
Linköping 2007



TEKNISKA HÖGSKOLAN  
LINKÖPINGS UNIVERSITET

Department of Electrical Engineering  
Linköping University  
S-581 83 Linköping, Sweden

Linköpings tekniska högskola  
Institutionen för systemteknik  
581 83 Linköping



Klass-D Förstärkare

Examensarbete utfört i elektroniksystem  
vid Linköpings tekniska högskola  
av

Jonas Johansson  
Arten Lazarian

LiTH-ISY-EX-ET--07/0321--SE

Handledare: Peter Johansson

Examinator: Jonny Lindgren.

Linköping: 2007



|                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      |                                                                                                                                    |                                                                                                                      |
|--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|------------------------------------------------------------------------------------------------------------------------------------|----------------------------------------------------------------------------------------------------------------------|
| <b>Presentationsdatum</b><br>2007-03-30<br><br><b>Publiceringsdatum</b> (elektronisk version)<br>2007-04-27                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          | Institution och avdelning<br>Institutionen för systemteknik<br><br>Department of Electrical Engineering                            | <br>Linköpings universitet        |
| <b>Språk</b><br><br>X Svenska<br>Annat (ange nedan)<br><br><b>Antal sidor</b><br>45                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  | <b>Typ av publikation</b><br><br>Licentiatavhandling<br>X Examensarbete<br>C-uppsats<br>D-uppsats<br>Rapport<br>Annat (ange nedan) | <b>ISBN</b><br><br><b>ISRN</b><br>LiTH-ISY-EX-ET—07/0321--SE<br><br><b>Serietitel</b><br><br><b>Serienummer/ISSN</b> |
| <b>URL för elektronisk version</b><br><a href="http://urn.kb.se/resolve?urn=urn:nbn:se:liu:diva-8737">http://urn.kb.se/resolve?urn=urn:nbn:se:liu:diva-8737</a>                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      |                                                                                                                                    |                                                                                                                      |
| <b>Publikationens titel:</b> Klass-D Förstärkare<br><b>Författare:</b> Jonas Johansson & Arten Lazarian                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              |                                                                                                                                    |                                                                                                                      |
| <b>Sammanfattning</b><br>Syftet med högskoleavhandlingen var att konstruera en klass-D förstärkare för audio med en DDXi-2161 krets från Apogee. Förstärkaren har en digital stereoingång för I <sup>2</sup> S-format. Digitalisering av en analog audiosignal sker med codec-kretsen WM8731 från Wolfson. För att möjliggöra implementering av funktioner för digital signalbehandling av audiosignalen ingår en FPGA-krets från Altera i systemet. Gränssnitten mellan codec-kretsen och FPGA:n samt FPGA:n och klass-D förstärkaren är beskrivna med VHDL och implementerade i FPGA:n. Klass-D förstärkaren har byggts upp på ett två-lagers mönsterkort. Ett utvecklingskort från ALTERA (DE2) med codec-krets och FPGA har använts. Resultaten visar goda möjligheter att konstruera en klass-D förstärkare med bra ljud och låg effektförbrukning.<br><b>Abstract</b><br>The purpose with this bachelor thesis was to design a class D amplifier for audio with a DDXi-2161 chip from Apogee. The amplifier has a digital stereo input for I <sup>2</sup> S mode. The digitisation of analog audio signal occur with audio codec WM8731 from Wolfson. The FPGA board from Altera is included in this system, to allow implementation of functions for digital signal processing for audio signal. The interface between audio codec and FPGA, FPGA and class D amplifier are described with VHDL and implemented in FPGA. Class D amplifier has built on a two layer circuit boards. The DE2 developement board from altera with audio codec has been used. The result show great opportunities to design a class D amplifier with good audio sound and low power consumption. |                                                                                                                                    |                                                                                                                      |
| <b>Nyckelord</b><br>FPGA, DDXi-2161, Digital Förstärkare, Klass-D förstärkare, VHDL, Altera, Quartus II, Mentor Graphics, DDX®                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       |                                                                                                                                    |                                                                                                                      |



## Förord

Under våra studier vid LIU inom Elektronikkonstruktion har vi lärt oss många nya metoder och kommit i kontakt med elektroniska komponenter.

Arbetet med examensarbetet har både varit intressant och lärorikt samt komplement till våra tidigare teoretiska kunskaper.

För detta riktar vi ett varmt tack till vår handledare Peter Johansson och examinator Jonny Lindgren som bidragit med tips och goda råd, samt för värdefulla kommentarer till uppsatsmaterialet under projekttiden.





## Innehållsförteckning

|       |                                                   |    |
|-------|---------------------------------------------------|----|
| 1     | Inledning.....                                    | 1  |
| 1.1   | Syftet.....                                       | 1  |
| 1.2   | Metod.....                                        | 1  |
| 2     | Teori.....                                        | 2  |
| 2.1   | Cyclone II.....                                   | 2  |
| 2.2   | Ljud-codec.....                                   | 5  |
| 2.2.1 | Digitalt ljudgränssnitt.....                      | 6  |
| 2.3   | Kontrollgränssnitt.....                           | 7  |
| 2.3.1 | I <sup>2</sup> C-gränssnitt och handskakning..... | 7  |
| 2.4   | Klass-D förstärkare.....                          | 8  |
| 2.4.1 | Pulsbreddsmodulering.....                         | 8  |
| 2.4.2 | H-brygga.....                                     | 8  |
| 2.4.3 | DDXi-2161.....                                    | 9  |
| 2.4.4 | DDX-teknologi.....                                | 10 |
| 3     | Systemuppbyggnad.....                             | 12 |
| 3.1   | System.....                                       | 12 |
| 3.2   | FPGA.....                                         | 12 |
| 3.2.1 | Cyclone II.....                                   | 13 |
| 3.2.2 | Ljud-codec.....                                   | 13 |
| 3.3   | Klass-D förstärkare.....                          | 14 |
| 3.3.1 | DDXi-2161.....                                    | 14 |
| 4     | Konstruktion.....                                 | 15 |
| 4.1   | Hårdvarubeskrivning.....                          | 15 |
| 4.1.1 | Key-block.....                                    | 15 |
| 4.1.2 | Genclk-Block.....                                 | 16 |
| 4.1.3 | Audio-block.....                                  | 17 |
| 4.1.4 | Synkronisering.....                               | 17 |
| 4.1.5 | Konfiguration.....                                | 17 |
| 4.2   | Mönsterkort.....                                  | 18 |
| 4.3   | Konstruktion av induktanser.....                  | 18 |
| 5     | Funktionsverifiering.....                         | 19 |
| 5.1   | Funktionstest .....                               | 19 |
| 6     | Slutsats.....                                     | 20 |
| 6.1   | Avslutande diskussion.....                        | 20 |
| 7     | Källförteckning.....                              | 21 |



## Figurförteckning

|                                                                           |    |
|---------------------------------------------------------------------------|----|
| figur 1 Device Block Diagram [7].....                                     | 2  |
| figur 2 Cyclone II LE [7].....                                            | 4  |
| figur 3 Blockschema [5].....                                              | 5  |
| figur 4 I <sup>2</sup> S-justering [5].....                               | 6  |
| figur 5 I <sup>2</sup> C-procedur.....                                    | 7  |
| figur 6 Pulsbreddsmodulering [3].....                                     | 8  |
| figur 7 H-brygga.....                                                     | 8  |
| figur 8 Blockdiagram [6].....                                             | 9  |
| figur 9 Jämförelse mellan DDX-förstärkare och analog förstärkare [2]..... | 10 |
| figur 10 Jämförelse med pulsbreddsmodulering [2].....                     | 10 |
| figur 11 Jämförelse av effektförbrukning [2].....                         | 11 |
| figur 12 Designlösning.....                                               | 12 |
| figur 13 Expansionskontakt.....                                           | 12 |
| figur 14 Cyclone II.....                                                  | 13 |
| figur 15 Ljud-codec.....                                                  | 13 |
| figur 16 Klass-D förstärkare.....                                         | 14 |
| figur 17 Block hårdvarubeskrivning .....                                  | 15 |
| figur 18 11-bitar intern räknare.....                                     | 16 |
| figur 19 I <sup>2</sup> C-gränssnitt och räknare .....                    | 17 |



## Bilaga

|                                         |    |
|-----------------------------------------|----|
| Bilaga 1 Hårdvarubeskrivning.....       | 23 |
| Bilaga 2 Schematic.....                 | 25 |
| Bilaga 3 PCB-layout.....                | 27 |
| Bilaga 4 Komponentlista.....            | 29 |
| Bilaga 5 Simulering.....                | 31 |
| Bilaga 6 Beräkning utförd i matlab..... | 33 |

## Formel och Tabell

|                                                  |    |
|--------------------------------------------------|----|
| formel 1 Beräkning av Clock_2 och Clock_500..... | 16 |
| formel 2 Antal varv.....                         | 18 |
| tabell 1: Audio-blocket i hex .....              | 16 |
| tabell 2: Apogee-blocket i hex .....             | 16 |



## Ordförklaring

|                             |                                     |
|-----------------------------|-------------------------------------|
| FPGA                        | Field Programable Gate Array.       |
| Wolfson-WM8731              | Ljud-codec.                         |
| Apogee DDXi-2161            | Allt i en Ljudförstärkare.          |
| I <sup>2</sup> C-gränssnitt | Standard för seriell kommunikation. |
| ACK                         | Acknowledge.                        |
| SDA                         | Seriell data.                       |
| SCL                         | Seriell klocka.                     |
| Clock_2                     | Huvudklockan.                       |
| Clock_500                   | Synkroniseringsklocka.              |
| MSB                         | Mest Signifikanta Biten.            |
| LSB                         | Lägst Signifikanta Biten.           |
| EQ                          | Equalizer.                          |





# 1 Inledning

Dagens utveckling av tekniska lösningar går mot digitalisering. Tekniska enheter som är populära idag är bärbara och kompakt lösningar som ska underlätta vardagen. Nästan alla bärbara enheter är batteridrivna och i sådana tillämpningar önskas komponenter med låg effektförbrukning för att leverera längre batteritid. Signalbehandling används i vissa fall för att förbättra systemet med smarta matematiska algoritmer, som t ex i en effektförstärkare kan brister i högtalarens karakteristik kompenseras. Fördelar med att använda en klass-D förstärkare i applikationer med ljud är kompakthet och bättre verkningsgrad jämfört med en klass-AB förstärkare. En digital effektförstärkare skapar virtuell rumupplevelse och ger bra ljudkvalitet med digital signalbehandling.

## 1.1 Syftet

Syftet med examensarbetet är att konstruera en klass-D förstärkare för ljud med en krets som innehåller digital modulering och effektt transistorer. Förstärkaren har en digital stereoingång för I<sup>2</sup>S-format. Digitalisering av en analog ljudsignal sker med en codec-krets. För att möjliggöra implementering av funktioner för digital signalbehandling av audiosignalen ingår en FPGA-krets från Altera i systemet. Gränssnitten mellan codec-kretsen och FPGA:n samt FPGA:n och klass-D förstärkaren är beskrivna med VHDL och implementerade i FPGA:n. Klass-D förstärkaren har byggts upp på ett två-lagers mönsterkort. Ett utvecklingskort från ALTERA med codec-krets och FPGA har använts.

## 1.2 Metod

Klass-D förstärkaren konstrueras enligt datablad på ett två-lagers mönsterkort som ska anslutas via en expansionskontakt hos utvecklingskortet. Gränssnitt från FPGA-krets mot klass-D förstärkaren och codec-kretsen (krets för digitalisering av ljud) beskrivs i VHDL. Funktionsverifiering av gränssnitt sker med simulering. VHDL beskrivning har syntetiserats och optimerats mot FPGA-teknologi med datorverktyg. Funktionstest av systemet utförs med utvecklingskortet och klass-D förstärkaren.

## 2 Teori

Teorin bakom examensarbete beskrivs av följande punkter.


- Utvecklingskort med ljud-codec och FPGA-krets.
- Seriell kommunikation med I<sup>2</sup>C-gränssnitt.
- Klass-D förstärkare.

### 2.1 Cyclone II

Cyclone II är en enkel modell av FPGA, byggd på en 90nm SRAM-process med 68k logikelement och 1.1 Mbit RAM [7].

Cyclone II:s egenskaper:

- Inbäddat minne.
- Inbäddade multiplicerare.  
18x18 multiplikationer för DSP applikationer.
- Valfria register för in- och utsignaler.
- Avancerat I/O stöd.
  1. Element (IOE) med tre register: ingång, utgång och frisvävande utgång.
  2. Multi-volt I/O standard för 1.5, 1.8, 2.5 och 3.3 V.
  3. Tri-state med svag pull-up.
- Flexibelt klockhantering.
  1. Hierarkiskt klocknätverk för frekvenser upp till 402.5 Mhz.
  2. Fyra PLL per enheter.
  3. 16 globala klocklinjer i nätverket genom enheten.



*figur 1 Device Block Diagram [7]*

### **Phase Locked Loops (PLL)**

CycloneII-enheten har upp till fyra phase locked loops för klockning och fasskiftning. Även extern utgång för hög hastighets differentiell I/O-hantering.

### **Look-Up Table (LUT)**

LUT är en SRAM-baserad funktionsgenerator som kan generera godtyckliga funktioner med fyra ingångsvariabler.

### **Logikelement (LE)**

Logikelementen innehåller en fyra ingångars LUT och ett programmerbart 1 bits register och kedjeförbindelse för carry-logik och register. Logikelementen kan ansluta till alla interna förbindelser som lokal, rad och kolumn samt registerkedja och direktlänkad intern förbindelse. Varje programmerbart register kan konfigureras som D-, T-, JK-vippa eller SR-latch. Registret har ingång för data, klocka, frisvävande klocka och clear-signal. Logikelementen har tre utgångar för lokal-, rad- och kolumnanslutning. Signaler som använder globala klockan, I/O eller intern logik kan styra registerklockan och clear-kontroll. Register från samma LAB (se nedan) kan kaskadkopplas. LUT- och registerutgången kan samtidigt kopplas som utsignaler. Två utgångar styr kolumn-, rad- eller direktlänkanslutning och en styr lokal intern förbindelse, så att LUT kan styra en utgång medan register kan styra en annan.

Logikelementen kan konfigureras i två olika moder, normal mod eller aritmetisk mod. Normal mod används för kombinatoriska funktioner och allmän logikanvändning. Aritmetisk mod kan användas till adderare, räknare, komparatorer och ackumulatorer.

### **Logic Array Block (LAB)**

Logikelementen är grupperade med 16 logikelement i varje block. Blocken är arrangerade i rader och kolumner genom enheten.

### **M4k block**


Minnesblock med storleken 4 kbit är arrangerade i kolumner mellan vissa LAB:s. Dessa minnen kan konfigureras som dubbel- eller enkelportsminnen med upp till 36 bitars bredd. Maximal klockfrekvens är 260 MHz.

### **In- och utceller (IOEs)**

IOEs funktion är att ansluta till varje I/O pinne. IOE innehåller en dubbelriktad I/O buffert och tre register för ingång, utgång och styrning av frisvävande utgång.

### **Multiplicerare**

Ett multiplikationsblock kan realisera antingen två 9 x 9 bitars multiplikationer eller en 18 x 18 bitars multiplikation vid maximalt 250Mhz. Multiplikationsblocken är arrangerade i kolumner genom enheten.




figur 2 Cyclone II LE [7]

## 2.2 Ljud-codec

Ljud-codec är en lågeffekt stereoomvandlare från Wolfson som är utvecklad för att användas i bärbara apparater. Det är en 24-bitars stereo DA- och AD-omvandlare. Den klarar av 16 till 32-bitars ordlängd som digitalingång med sampel-hastighet mellan 8 kHz och 96 kHz. Ljud-codec har ingångar med låg brusnivå, monomikrofon och stereokanal (höger, vänster). Mikrofoningången har volymkänslighet från -6dB till 34dB. Stereokanal har volymkänslighet från 12dB till -34dB. Enheten innehåller olika komponenter bland annat en AD-omvandlare (ADC) med utgång till digitalt ljudgränssnitt. ADC har digitalt högpasfilter för att ta bort likspänningkomponenten från ljudsignalen. Inga extra komponenter behövs för att filtrera ingången [5].


Ljud-codec har en inbyggd kristalloscillator som genererar eller tar emot en extern klocka som huvudklocka. Ljud-codec enheten styrs med I<sup>2</sup>C-gränssnitt till önskad funktion.



*figur 3 Blockschema [5]*

## 2.2.1 Digitalt ljudgränssnitt

Digitalt ljudgränssnitt har 5-portar som är till för att överföra digitala ljudsignaler till eller från ljud-codec [5].



figur 4 I<sup>2</sup>S-justering [5]

Vid DA-omvandling används 3-portar som insignal, en bitklocka, höger/vänster kanalväljare och digital ljudsignal. Digitalt ljudgränssnitt leverera data till internt digitalfilter, det skickas som digital ljudsignal med en bitklocka och höger/vänster kanalväljare. Kanalväljare används för att välja höger eller vänster kanal som sänds in. Ljudsignal och kanalväljare är synkroniserad med en bitklocka.


Däremot vid AD-omvandling används 3-portar som utsignal, en bitklocka, höger/vänster kanalväljare och digital ljudsignal. Bitklockan är gemensam för DA- och AD-omvandling. Digitalt ljudgränssnitt hämtar data från internt digitalfilter och skickar det som digital ljudsignal med en bitklocka och höger/vänster kanalväljare.

Ljud-codec klarar fyra olika arbetsmoder. Alla moder använder mesta signifikanta biten (MSB) först och arbetar med datastorlek från 16 till 32-bitar.

- I<sup>2</sup>S-mod är när MSB är tillgänglig på andra positiva klockpulsen av bitklockan, samtidigt som kanalväljare har skiftat värde.
- Vänsterjusterat mod är när MSB är tillgänglig på första positiva klockpulsen av bitklockan, samtidigt som kanalväljare har skiftat värde.
- Högerjusterat mod är när lägsta signifikanta biten (LSB) är tillgänglig på en positiv klockpuls av bitklockan följt av kanalväljare skiftar värde, men MSB skickas först. Högerjusterat mod klarar inte att skicka 32-bitar datalängd.
- DSP-justering mod är när vänster kanalen med MSB är tillgänglig på första eller andra positiva klockpulsen av bitklockan, samtidigt som kanalväljare är hög. Höger kanal sänds direkt efter vänster kanal.

## 2.3 Kontrollgränssnitt

En standard för seriell kommunikation är Inter-IC bus "I<sup>2</sup>C". Den utvecklades på 80-talet av Philips Semiconductors. Dess ursprungliga uppgift var att skapa ett enkelt sätt att kommunicera mellan olika elektronikkomponenter i TV, radio och stereo mm. I<sup>2</sup>C-gränssnitt har blivit en standard för många olika tillämpningar och används bland annat av fler ledande konsumentelektronikföretag. I<sup>2</sup>C-gränssnitt använder sig av två ledare, seriell klocka (SCL) och seriell data (SDA). SDA har en 8-bitars gruppering med data hastighet på 100 kbit/s i standard mod och 400 kbit/s i snabb mod [4].



figur 5 I<sup>2</sup>C-procedur

### 2.3.1 I<sup>2</sup>C-gränssnitt och handskakning

Handskakning är en kommunikations metod mellan flera IC-enheter på bussen, kommunikationen sker efter följande steg. Se figur 5, I<sup>2</sup>C-procedur [4].

- Vänta tills bussen är fri, SDA och SCL är hög
- För att starta kommunikation på bussen, skiftar SDA från hög till låg och SCL är fortfarande hög. De andra IC-enheter lyssnar om det är de som blir kallade med enhetsadress.
- Nu startas klockan SCL och data läses in till SDA när klockan skiftar från låg till hög.
- IC-enheten som vill kommunicera skickar en enhetsadress på bussen i seriell form.
- Lägger till en bit i slutet av enhetsadress för att säga om enheten ska läsa eller skriva.
- För att veta om mottagande IC-enheten är redo att kommunicera skickas en ACK-bit efter enhetsadressen.
- Om IC-enheten är redo kan nästa data skickas.
- Efter varje 8:e bit skickas en ACK-bit, som meddelar att sändningen är mottagen.
- När alla data bitar har skickats och mottaget ska bussen bli fri, genom att IC-enheten som startade kommunikationen sänder ett meddelande att nu är det stopp, SDA skiftar från låg till hög och SCL är hög.


## 2.4 Klass-D förstärkare

En traditionell klass-D förstärkare använder pulsbreddsmodulerad signal för att styr H-brygga, däremot en förstärkare med DDX-teknologi använder dämpad tredelad modulering för att styra effekt transistorer i H-bryggan.

### 2.4.1 Pulsbreddsmodulering

Pulsbreddsmodulering (PWM), vilket innebär att ljudsignalens amplitud representeras av pulsbredden vid en viss tidpunkt i ett pulståg. Pulståget styr när transistorerna i H-bryggan ska vara av respektive på.


Ljudsignalen jämförs med en triangelvåg, när triangelvågens amplitud är högre än amplituden hos ljudsignalen så genereras en positiv spänning  $+V_{CC}$ , när triangelvågens amplitud är lägre än amplituden hos ljudsignalen så genereras en negativ spänning  $-V_{EE}$ , vilket ger PWM-pulståg utseende. Se figur 6, pulsbreddsmodulering, bilden är inte skalenlig, triangelvågens frekvens är mycket högre än ljudsignalens [3].



figur 6 Pulsbreddsmodulering [3]

### 2.4.2 H-brygga

H-brygga byggs av fyra transistorer som är placerade enligt figur 7 H-brygga. Den har fått sitt namn efter bryggans konstruktion som liknar ett H. Transistorerna aktiveras i diagonalpar, M1 och M3 eller M2 och M4. När transistorerna M1 och M3 leder är spänning över lasten positiv, negativ om transistorerna M2 och M4 leder. H-brygga kortsluts om två transistorer på höger eller vänster sida av lasten leder samtidigt [3].




figur 7 H-brygga



### 2.4.3 DDXi-2161

En allt i en integrerad 24-bitars förstärkare med DDX-teknologi, ljud processor, kontroll och H-brygga, inga separata komponenter krävs för DA-omvandling. Förstärkaren accepterar olika arbetsmoder bland annat I<sup>2</sup>S-mod ljudinsignal. Kan konfigureras med I<sup>2</sup>C-gränssnitt och arbeta med olika utgångskonfigurationer: Mono-mode 1x160W, stereo-mode 2x 80W, 2.1-mode 2x35W + 1x80W [6].




figur 8 Blockdiagram [6]

- LRCKI** Höger/vänster kanalväljare används för att välja höger eller vänster kanal på SDI\_12. När klockan är låg aktiveras vänster kanal och hög aktiveras höger kanal.
- BICKI** Bitklockan är en insignal för att synkronisera LRCKI och SDI\_12. Normal frekvens för bitklockan är 64 \* sampelfrekvensen.
- SDI\_12** Ljudinsignal för pulskodmodulering (PCM), som klarar av I<sup>2</sup>S-mod, vänster eller högerjusterad, lägsta signifikanta biten eller mest signifikanta biten med ordlängd på 16, 18, 20 och 24 bitar.
- XTI** Huvudklocka med en frekvens som är en multipel av LRCKI. Typisk frekvens är 12,288 MHz för 48 kHz sampel-hastighet, vilket är standard inställning.
- SDA** I<sup>2</sup>C seriell data, se kapitel 2.3 kontrollgränssnitt.
- SCL** I<sup>2</sup>C seriell klocka, se kapitel 2.3 kontrollgränssnitt.
- OUT 1A/2A** Positiv utgång från halv H-brygga till låpassfiltret.
- OUT 1B/2B** Negativ utgång från halv H-brygga till låpassfiltret.

## 2.4.4 DDX-teknologi

Direct Digital Amplification (DDX) är en effektiv ljudförstärkare som är utvecklad för att användas i bärbara apparater och hemmabiosystem. Ljudet kommer direkt från en digital ljudkälla, vilket minskar störning som kan uppstå i den analoga omvandlingen. Se figur 9, jämförelse mellan DDX-förstärkare och analog förstärkare [2].




figur 9 Jämförelse mellan DDX-förstärkare och analog förstärkare [2]

I en analog förstärkares aktiva komponenter är verkningsgraden av effektförbrukning dålig jämfört mot en klass-D förstärkare, där lasten är kopplad direkt till strömförsörjning.


Pulstågmodulering i en DDX fungerar så att DDX-Controller omvandlar digitalt ljud till dämpad tredelad pulstågmodulerad signal. Dämpad tredelad modulering är unik för DDX-teknologi som styr transistorerna i H-bryggan.

Dämpad tredelad modulering minskar elektromagnetisk störning (EMI) till omgivning. När ingen signal krävs är lasten kopplad till jord. Se figur 10, jämförelse med pulsbreddsmodulering.



figur 10 Jämförelse med pulsbreddsmodulering [2]

DDX med dämpad tredelad modulering är mer effektiv vid låg signalnivå än klass-D förstärkare med binär modulering, där transistorerna kontinuerligt omkopplas, alltså mer energiförlust. Se figur 11, jämförelse av effektförbrukning, vid låg signalnivå ger DDX 20 % bättre verkningsgrad än klass-D förstärkaren och 300 % än klass-AB.




figur 11 Jämförelse av effektförbrukning [2]

### 3 Systemuppbyggnad

Vår uppgift är att konstruera en klass-D förstärkare med standardkretsar som ska styras digitalt. Digital signalbehandling och styrning ska utföras i en FPGA-krets. Gränssnitt från FPGA-krets mot klass-D förstärkaren och codec-kretsen beskrivs i VHDL. Första uppgiften var att hitta en lämplig klass-D förstärkare som klarar 24-bitar, I<sup>2</sup>S-mod digitalt ljudgränssnitt och kommunicera med I<sup>2</sup>C-gränssnitt. Se figur 12, designlösning.

#### 3.1 System

Systemet har en analog stereoingång som ska förstärkas i en klass-D förstärkare. Spänningsmatning till systemet är likspänning på 9 V för att driva FPGA-kortet och 9-36 V för att driva H-bryggan i klass-D förstärkaren. Systemet ska ha ett användargränssnitt för att kunna styra systemet under drivning.



figur 12 Designlösning

| Stift | Beskrivning |
|-------|-------------|
| 2     | BCLK        |
| 6     | LRCLK       |
| 10    | SDI_12      |
| 26    | MCLK        |
| 29    | VCC         |
| 30    | GND         |
| 32    | SDA         |
| 36    | SCL         |
| 40    | Reset       |


figur 13 Expansionskontakt

#### 3.2 FPGA

FPGA-kortet ska digitalisera en analoga ljudsignal, styra andra enheter digitalt, samt tillhandahålla ett användargränssnitt (reset, volym, Eq mm) och expansionskontakt för anslutning till klass-D förstärkare. Se figur 13, expansionskontakt.

### 3.2.1 Cyclone II


FPGA-kretsen ska kommunicera via I<sup>2</sup>C-gränssnitt för att styra andra enheter. Digital signalbehandling sker i FPGA-kretsen, samt dirigera in och utgångar på FPGA:n. Se figur 14, cyclone II.



figur 14 Cyclone II

### 3.2.2 Ljud-codec


Ljud-codec ska digitalisera en analog stereoingång till 24-bitar I<sup>2</sup>S-mod med digitalt ljudgränssnitt. Enheten konfigureras med I<sup>2</sup>C-gränssnitt. Se figur 15, ljud-codec.



figur 15 Ljud-codec

### 3.3 Klass-D förstärkare

Klass-D förstärkaren ansluts via en expansionskontakt. Till stereoutgången på klass-D förstärkaren kopplas ett lågpassfilter för att undvika högfrekventa komponent till högtalaren. Se figur 16, klass-D förstärkare.



*figur 16 Klass-D förstärkare*

#### 3.3.1 DDXi-2161

En allt i en integrerad 24-bitars förstärkare med inbyggd H-brygga. Digital styrning sker via I<sup>2</sup>C-gränssnitt och digitalt ljudgränssnitt med I<sup>2</sup>S-mod.


## 4 Konstruktion

Detta kapitel beskriver konstruktion av mönsterkort samt funktion av blocken i hårdvarubeskrivningen.

### 4.1 Hårdvarubeskrivning

Hårdvarubeskrivning för att styra klass-D förstärkaren är uppbyggd av fyra block implementerade i en FPGA-krets. Se figur 17, block hårdvarubeskrivning och mer detaljerade bild se bilaga 1 hårdvarubeskrivning.

- Key-block genererar en aktiv låg reset till systemet.
- Genclock-block genererar två nya klockfrekvenser.
- Audio-block styr I<sup>2</sup>C-gränssnitt till ljud-codec.
- Apogee-block styr I<sup>2</sup>C-gränssnitt till klass-D förstärkaren.



figur 17 Block hårdvarubeskrivning

Hårdvarubeskrivningen sammankopplar I<sup>2</sup>C-gränssnitt till ljud-codec och klass-D förstärkaren, samt digitalt ljudgränssnitt från ljud-codec till klass-D förstärkaren.


#### 4.1.1 Key-block

Blockets funktion är att generera en aktiv låg reset till systemet. Key-blocket tar emot en insignal *Key-noll* från användargränssnittet. När *Key-noll* är hög nollställs den interna räknaren på 10-bitar, vid varje klockpuls räknar den interna räknaren upp ett steg. När interna räknaren har värdet mellan ett och fyra kommer utsignalen *refresh* att skickas som en aktiv låg reset till systemet.

## 4.1.2 Genclock-Block

Blockets funktion är att generera två olika klockfrekvenser och skicka 24 databitar parallellt till Audio- och Apogee-blocket. Blocket nollställs av key-blocket vid uppstart.

En klockfrekvens på 50 Mhz från FPGA-kortet och en intern räknare på 11-bitar ska generera två nya klockor, en huvudklocka för ljud-codec och klass-D förstärkaren, samt en klocka för att synkronisera mellan de olika blocken i hårdvarubeskrivning. Den andra biten från räknaren genererar huvudklockan och sjunde biten genererar klockan för synkronisering. Se figur 18, 11-bitar intern räknare.



figur 18 11-bitar intern räknare

Clock\_2 är huvudklockan på en frekvens av 12.5 MHz och Clock\_500 är synkroniseringsklocka för blocken med en frekvens på 400 kHz enligt uträkning, se formel 1 beräkning av Clock\_2 och Clock\_500.

$$Klocka = F / (2^x)$$

$F$  = klockfrekvens på 50 MHz

$x$  = antal bitar (2, 7)

Clock\_2 ger 12,5 MHz

Clock\_500 ger ~ 400 kHz

formel 1 Beräkning av Clock\_2 och Clock\_500

För att skicka 24 databitar parallellt till två olika block, behövs två tabeller med varsin intern räknare på 6-bitar. Räknaren pekar på vilken rad i tabellen som ska läsas. Se tabell 1 för Audio-blocket och tabell 2 för Apogee-blocket. Räknaren för tabell 1 har tillåtet värde mellan noll till tre, och räknare för tabell 2 mellan noll till fyra.

| Rad | Enhet | Register | Data |
|-----|-------|----------|------|
| 0   | 34    | 12       | 00   |
| 1   | 34    | 12       | 01   |
| 2   | 34    | 00       | 57   |
| 3   | 34    | 02       | 57   |

tabell 1: Audio-blocket i hex

| Rad | Enhet | Register | Data      |
|-----|-------|----------|-----------|
| 0   | 34    | 03       | 42        |
| 1   | 34    | 04       | C6        |
| 2   | 34    | 05       | DC        |
| 3   | 34    | 07       | Volym     |
| 4   | 34    | 0D       | Equalizer |

tabell 2: Apogee-blocket i hex



### 4.1.3 Audio-block

Blockets funktion är att styra I<sup>2</sup>C-gränssnitt med två ledare, en seriell klocka (SCL) och seriellt data (SDA) till ljud-codec. 24-bitar parallellt in till blocket ska omvandlas till två seriella ut signaler med hjälp av en intern räknare på 6-bitar, se kapitel 2.3 kontrollgränssnitt.

Vid uppstart ställs SCL och SDA hög, för att invänta att räknaren ska nollställas. Räknaren styr när olika bitar ska skrivas ut till I<sup>2</sup>C-gränssnitt. Se figur 19, I<sup>2</sup>C-gränssnitt och räknare.

|         |  |   |   |       |         |              |   |   |   |   |   |         |                |    |    |    |    |    |         |      |    |    |    |    |    |     |    |    |       |    |    |    |    |    |
|---------|--|---|---|-------|---------|--------------|---|---|---|---|---|---------|----------------|----|----|----|----|----|---------|------|----|----|----|----|----|-----|----|----|-------|----|----|----|----|----|
|         |  |   |   | Start |         | Enhetsadress |   |   |   |   |   | ACK     | Registeradress |    |    |    |    |    | ACK     | Data |    |    |    |    |    | ACK |    |    | Stopp |    |    |    |    |    |
| SDA     |  | 1 | 0 | 0     | 8-bitar |              |   |   |   |   | 1 | 8-bitar |                |    |    |    |    | 1  | 8-bitar |      |    |    |    |    | 1  | 0   | 1  | 1  |       |    |    |    |    |    |
| SCL     |  | 1 | 1 | 0     | 0       | INV-Klock    |   |   |   |   |   |         |                |    |    |    |    |    |         |      |    |    |    |    |    |     |    |    |       |    |    | 1  | 1  |    |
| Räknare |  | 0 | 1 | 2     | 3       | 4            | 5 | 6 | 7 | 8 | 9 | 10      | 11             | 12 | 13 | 14 | 15 | 16 | 17      | 18   | 19 | 20 | 21 | 22 | 23 | 24  | 25 | 26 | 27    | 28 | 29 | 30 | 31 | 32 |

figur 19 I<sup>2</sup>C-gränssnitt och räknare

När räknaren i Audio-blocket har värdet ett skiftar utsignalen SDA från hög till låg och SCL är fortfarande hög, som kallas för start. Vid starthändelsen läses 24-bitar parallellt in från Genclk-blocket till Audio-blocket. I Audio-blocket delas de 24-bitarna in i 8-bitars gruppering i tre grupper, enhetsadress, registeradress och data. Dessa grupper skickas i seriell form ut på signalen SDA med MSB först vid olika värden på räknaren. Stopp-händelsen sker när räknaren har räknat upp till 31, vilket ger att utsignalen SDA skiftar värdet från låg till hög och SCL är hög. Apogee-blocket har samma funktion som Audio-blocket, men styr I<sup>2</sup>C-gränssnitt till klass-D förstärkaren.

### 4.1.4 Synkronisering

Vid uppstart nollställs alla block, vilket ger att utsignalen SCL och SDA är hög, Audio-blocket sätter slutflaggan till ett. Genclk-blocket skickar en startflagga till Audio-blocket som kvitteras med en slutflagga. Om slutflaggan har värdet ett och pekaren är i tillåtet värde i Genclk-blocket sätts startflaggan till noll, annars ett. När startflaggan har värdet noll, nollställs interna räknaren i Audio-blocket och slutflaggan får värde noll. När alla 24-bitar har läst in till I<sup>2</sup>C-gränssnitt sätts slutflaggan till ett för att peka på en ny rad i tabellen i Genclk-blocket, se tabell 1 Audio-blocket i hex. När startflaggan har värdet ett nollställs inte den interna räknaren i Audio-blocket.

### 4.1.5 Konfiguration

I<sup>2</sup>C-gränssnitt används för att konfigurera klass-D förstärkaren och ljud-codec, som är uppdelade i 3 grupper.

- Enhetsadress

Enhetsadress för klass-D förstärkaren och ljud-codec är ett 8-bitars tal. Huvudenheten skickar först enhetsadress med MSB till SDA, de sju första bitar innehåller enhetsadress binärt "0011010x", den 8:e biten "x" är LSB och identifierar läs/skriv operation. Ett ger läs-mode och noll ger skriv-mode.

Efter starthändelsen jämför klass-D förstärkaren och ljud-codec de sju MSB som skickas från huvudenheten med sin egen adress, om de matchar så skickas en ACK-bit på signalen SDA som är den 9:e biten [5].

- Registeradress och Data

Huvudenheten skickar 16-bitar till slave-enheten för att kunna konfigurera registret med nytt värde. Efter att huvudenheten har skickat enhetsadress och mottagit en ACK-bit från slave-enheten, skickas registeradress för att hänvisa till vilket register i slave-enheten som ska ändras.

Om registeradressen godkänns skickas en ACK-bit på signalen SDA, sedan skickar huvudenheten databitar till registret och ändrar egenskapen hos slave-enheten. För att styra klass-D förstärkaren skickas 8-bitar registeradress följt av 8-bitar data medan ljud-codec skickas 7-bitar registeradress och 9-bitar data [5].

## 4.2 Mönsterkort

Design av mönsterkortet gjordes med hjälp av programmet Design Capture från Mentor Graphics. Kretsschema ritades enligt datablad på ett två-lagers mönsterkort. Kretskortet har jordplan och ledning i samma lager och ett tryckt silkscreen-lager som visar komponentnamn och funktionsområden, se bilaga 2 schematic.

Visa schemasymboler till mönsterkortet hämtades från ISY standardbibliotek, medan andra ritades från början. För att rita en ny symbol användes Library Manager som ingår i Mentor Graphics CAD-program. Från databladet hämtades teknisk information som dimensioner och pin-deklaration.

Med hjälp av Mentor Graphics Expedition PCB placerades komponenter symmetrisk och delades in olika funktionsområden. Ledningar som går till lasten valdes kraftigare, för att klarar av högre ström cirka 4 A, se bilaga 3 PCB-layout.

Högtalaren som används har en impedans på 8 Ohm, enligt datablad behövs en induktans på 22  $\mu$ H som ska klara ca 4 A. Med hjälp av formel 2 se kapitel 4.3 konstruktion av induktanser, räknas antal varv som skall lindas runt kärnan för att tillverka en induktans på 22  $\mu$ H. Samtliga komponenter löddes fast på mönsterkortet, se bilaga 4 komponentlista.

## 4.3 Konstruktion av induktanser

Spolens egenskap är att motverka förändring i ström, den kallas induktans. För att höja induktansen kan en kärna av ferromagnetiskt material tillföras, vanligt material är ferriter och järnpulver. Fördelen med järnpulverkärna jämfört med ferrit är att den ger bra Q-värde, klarar hög ström genom tråden, höga frekvenser och är temperaturstabil. Q-värdet är ett mått på spolens godhetstal, högre Q-värde ger brantare filter. Nackdel med järnpulverkärna är låg permeabilitet, orsaken är de små luftgap som finns mellan järnpartiklarna [1].

Q-värdet är kvoten mellan spolens reaktans och serieresistans, för att dämpa högfrekventa komponenter ska spolen ha hög impedans över ett stort frekvensområde, vilket ger lågt Q-värde. Ferritkärnor och toroidkärnor är lämpliga att använda, vid höga strömmar kan man införa luftgap.

En spole med induktans på 22  $\mu$ H ska konstrueras för att dämpa högfrekventa komponenter och klarar av hög likström, en toroidkärna av järnpulver valdes med material-26. För att beräkna antal varv som ska lindas runt kärnan med induktansen på 22  $\mu$ H och induktansfaktor på 32 nH/n<sup>2</sup> används formel 2 antal varv. Enligt formel ska kärnan lindas 26 varv, vid kontrollmätning med LCR-mätare visades att 22 varv ger ca 22  $\mu$ H. Beräkning utfördes i matlab se bilaga 6.

$$N = \sqrt{L / A l}$$

*formel 2 Antal varv*

## 5 Funktionsverifiering

Simulering av hårdvarubeskrivning sker via Quartus II simuleringsverktyg. Simuleringen gick ut på att kontrollera utsignalerna SCL, SDA och reset med en klockfrekvens på 50 MHz som insignal, samt insignalen från användargränssnittet. Vid simulering kontrollerades att SCL hade rätt form och att den var synkroniserad med SDA. Efter det kontrollerades att enhetsadress, registeradress och data stämmer med det som har skickats på SDA. Sist simulerades signalen reset på användargränssnittet genom att key-noll sattes hög i slutet av andra 24-bitars klockcykel, vilket genererar en aktiv låg reset och systemet ska läsa in data på nytt. Resultat från simulering se bilaga 5.

### 5.1 Funktionstest

Testet gick ut på att kontrollera om hårdvarubeskrivningen kommunicerar med hårdvaran. Först kontrollerades ljud-codec enheten genom att stänga av en ljudkanal på FPGA-kortet. För att lyssna på ljudet kopplades hörlurar till FPGA-kortets ljudutsignalen.

För att kontrollera klass-D förstärkaren skickas en digital ljudsignal via expansionskontakten från FPGA-kortet till klass-D förstärkaren. För att testa klass-D förstärkarens volym och equalizer, ändrades värdet i registret 07- och 0D-hex till olika värden via hårdvarubeskrivningen.

## 6 Slutsats

Vi har konstruerat en fungerande klass-D förstärkare enligt datablad på ett två-lagers mönsterkort, som ska anslutas via en expansionskontakt hos utvecklingskortet. Hårdvarubeskrivning för att styra klass-D förstärkaren implementerades i en FPGA-krets på utvecklingskortet.

I början var det tänkt att använda en buss för kommunikation till enheterna ljud-codec och klass-D förstärkaren. På grund av att de har samma enhetsadress gick det inte, därför byggdes två stycken bussar för att lösa problemet, däremot om de hade haft olika enhetsadress skulle det räcka med en buss.

Under projektet hade vi problem med refresh-signalen i hårdvarubeskrivning. När signalen reset simulerades fick SDA fel värde, interna räknaren i Genclk-blocket pekade på fel rad i tabellen. Problemet löste med en asynkron reset.

Efter kontroll av mönsterkortet visade sig att det behövdes två pull-upresistorer för att säkerställa kommunikationssignal till klass-D förstärkaren. I efterhand monterades två motstånd på 4,7 K ohm från SDA och SCL ledningen till Vcc.

### 6.1 Avslutande diskussion


Hårdvarubeskrivning i FPGA är utvecklingsbar och har stor möjlighet att utvecklas vidare till mer avancerad signalbehandling. Klass-D förstärkaren kan konstrueras med ett mindre mönsterkort och ytmonterade komponenter vilket ger kortare ledningar och kompakt design. Det går att konstruera en klass-D förstärkare med mer avancerad krets som klarar av flerkanal ljud och Dolby-system.

## 7 Källförteckning

- [1] Elfa faktablad  
<http://www.elfa.se/se/fakta.pdf>
- [2] White Paper Manual  
[http://www.metatech.com.hk/product/apogee/ddx\\_white\\_paper.pdf](http://www.metatech.com.hk/product/apogee/ddx_white_paper.pdf)  
hämtat den 23 Mars 2006
- [3] LM4651 & LM4652 Datablad  
<http://cache.national.com/ds/LM/LM4651.pdf>  
hämtat den 22 mars 2006
- [4] AN10216-01 12c Manual  
[http://www.nxp.com/acrobat\\_download/applicationnotes/AN10216\\_1.pdf](http://www.nxp.com/acrobat_download/applicationnotes/AN10216_1.pdf)  
hämtat den 17 maj 2006
- [5] Wolfson-WM8731 Datablad  
<http://www.wolfsonmicro.com/products/WM8731/>  
hämtat den 22 mars 2006
- [6] Apogee DDXi-2161 Datablad  
<http://www.apogeemems.com/ddx/PDFs/DDXi-2161.pdf>  
hämtat den 22 mars 2006
- [7] DE2 Altera FPGA Manual  
[http://www.altera.com/literature/hb/cyc2/cyc2\\_cii5v1\\_01.pdf](http://www.altera.com/literature/hb/cyc2/cyc2_cii5v1_01.pdf)  
hämtat den 22 mars 2006




## Bilaga 1 Hårdvarubeskrivning








Bilaga 2 Schematic





Bilaga 3 PCB-layout






## Bilaga 4 Komponentlista

| item | qty | part number    | references                                                   | value  |
|------|-----|----------------|--------------------------------------------------------------|--------|
| 1    | 17  | CK06           | C1-C4, C7, C12, C15-C16, C18, C21-C22, C25, C28-C30, C32-C33 | 100nF  |
| 2    | 6   | CK06           | C6, C11, C14, C19, C24, C27                                  | 1000pF |
| 3    | 2   | CK06           | C9, C23                                                      | 470nF  |
| 4    | 4   | CK06           | C8, C13, C20, C26                                            | 680pF  |
| 5    | 1   | CK06           | C36                                                          | 1200pF |
| 6    | 1   | CK06           | C34                                                          | 100pF  |
| 7    | 1   | CK06           | C35                                                          | 220pF  |
| 8    | 3   | CPP 35 2pol    | U5, Channel 1-Channel 2                                      |        |
| 9    | 1   | Case aa        | C31                                                          | 22uF   |
| 10   | 2   | Case aa        | C10, C17                                                     | 1uF    |
| 11   | 1   | Case aa        | C5                                                           | 1000uF |
| 12   | 4   | Coil Toroid fe | L1-L4                                                        | 22uH   |
| 13   | 2   | Coil sd75      | L5-L6                                                        | 1uH    |
| 14   | 1   | PowerSO 36MSU  | U6                                                           |        |
| 15   | 4   | RC07           | R2-R3, R6-R7                                                 | 6.2ohm |
| 16   | 4   | RC07           | R1, R4-R5, R8                                                | 10ohm  |
| 17   | 1   | han 40 pin     | U7                                                           |        |



Bilaga 5 Simulering







## Bilaga 6 Beräkning utförd i matlab

```
%toroid av järnpulver
%T-50-26
% D x d x h
% 12.7 x 7.6 x 4.8
I=4.5;          % från databladet
L=22000;        % induktansen
Al=32;          % från databladet
Ae=12.1*10^(-6); % från databladet
Ie=30.3*10^(-3); % från databladet
N=sqrt(L/Al)     % formel
H=(N*I)/Ie       % formel
N = 26.2202 % Antal Varv
```



På svenska

Detta dokument hålls tillgängligt på Internet – eller dess framtida ersättare – under en längre tid från publiceringsdatum under förutsättning att inga extraordinära omständigheter uppstår.

Tillgång till dokumentet innebär tillstånd för var och en att läsa, ladda ner, skriva ut enstaka kopior för enskilt bruk och att använda det oförändrat för ickekommersiell forskning och för undervisning. Överföring av upphovsrätten vid en senare tidpunkt kan inte upphäva detta tillstånd. All annan användning av dokumentet kräver upphovsmannens medgivande. För att garantera äktheten, säkerheten och tillgängligheten finns det lösningar av teknisk och administrativ art.

Upphovsmannens ideella rätt innefattar rätt att bli nämnd som upphovsman i den omfattning som god sed kräver vid användning av dokumentet på ovan beskrivna sätt samt skydd mot att dokumentet ändras eller presenteras i sådan form eller i sådant sammanhang som är kränkande för upphovsmannens litterära eller konstnärliga anseende eller egenart.

För ytterligare information om Linköping University Electronic Press se förlagets hemsida <http://www.ep.liu.se/>

In English

The publishers will keep this document online on the Internet - or its possible replacement - for a considerable time from the date of publication barring exceptional circumstances.

The online availability of the document implies a permanent permission for anyone to read, to download, to print out single copies for your own use and to use it unchanged for any non-commercial research and educational purpose. Subsequent transfers of copyright cannot revoke this permission. All other uses of the document are conditional on the consent of the copyright owner. The publisher has taken technical and administrative measures to assure authenticity, security and accessibility.

According to intellectual property law the author has the right to be mentioned when his/her work is accessed as described above and to be protected against infringement.

For additional information about the Linköping University Electronic Press and its procedures for publication and for assurance of document integrity, please refer to its WWW home page: <http://www.ep.liu.se/>

© Jonas Johansson  
Arten Lazarian